關鍵詞：壓控振蕩器 啟動電路 偏置產生電路 鎖相環 

摘要：設計了一種具有上電啟動功能的差分環形壓控振蕩器(VCO),該電路可作為時鐘產生模塊應用于SoC中的高速鎖相環(PLL)。該VCO采用全差分延遲結構,可更好地抑制來自電源的共模噪聲。增加了使控制電壓變化可控的上電啟動電路,便于控制PLL中環路開啟次序,縮短PLL鎖定時間,為延遲單元提供適當的初始偏置和起振條件。基于GF 28 nm標準CMOS工藝進行電路設計、仿真和版圖設計。仿真結果表明,該VCO具有良好的起振可靠性和穩定性,輸出頻率調諧范圍為0.65~3.9 GHz。在1 V電源電壓、1.625 GHz中心頻率時,相位噪聲為-80.44 dBc/Hz@1 MHz,功耗為6.6 mW。應用該VCO的PLL的測試結果表明,鎖定時間為1.6μs,頻率調諧范圍和鎖定時間均優于對比文獻。

微電子學雜志要求:

{1}來稿請注明作者姓名、工作單位、職稱、聯系電話、聯系地址、電子郵箱等信息。

{2}本刊有權對所有來稿進行必要的刪改，作者如有異議，請在來稿時說明。

{3}中文標題一般不超過20字。應準確、簡明地反映文章內容，避免使用未約定俗成的縮寫詞、字符、代號等。

{4}參考文獻列出的一般應限于作者直接閱讀過的、最主要的、發表在正式出版物上的文獻。其他相關注釋可用腳注在當頁標注。

{5}研究論文需有200～300字的內容摘要。摘要兩字用黑體五號字，摘要內容用楷體五號字。

注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社