關鍵詞：鎖相環 自適應數字校準 雙vco 

摘要：采用45 nm SOI CMOS工藝,設計了一種帶有自適應頻率校準單元的26~41 GHz鎖相環。該鎖相環包括輸入緩沖器、鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器、高速時鐘選通器、分頻器和頻率數字校準單元。采用了基于雙LC-VCO的整數分頻鎖相環,使用了自適應頻率選擇的數字校準算法,使得鎖相環能在不同參考時鐘下自適應地調整工作頻率范圍。仿真結果表明,該鎖相環的輸出頻率能夠連續覆蓋26~41 GHz。輸出頻率為26 GHz時,相位噪聲為-103 dBc/Hz@10 MHz,功耗為34.64 mW。輸出頻率為41 GHz時,相位噪聲為-96 dBc/Hz@10 MHz,功耗為35.44 mW。

微電子學雜志要求:

{1}來稿請注明作者姓名、工作單位、職稱、聯系電話、聯系地址、電子郵箱等信息。

{2}本刊有權對所有來稿進行必要的刪改，作者如有異議，請在來稿時說明。

{3}中文標題一般不超過20字。應準確、簡明地反映文章內容，避免使用未約定俗成的縮寫詞、字符、代號等。

{4}參考文獻列出的一般應限于作者直接閱讀過的、最主要的、發表在正式出版物上的文獻。其他相關注釋可用腳注在當頁標注。

{5}研究論文需有200～300字的內容摘要。摘要兩字用黑體五號字，摘要內容用楷體五號字。

注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社